深圳
應屆畢業(yè)生
本科
最近更新
1995人關(guān)注
職位描述
該職位還未進行加V認證，請仔細了解后再進行投遞！
職責描述：
1.根據(jù)項目總體方案，負責FPGA需求分解、設計、驗證
2.Verilog/VHDL代碼編寫、仿真、時序約束/分析
3.根據(jù)要求負責FPGA邏輯概要設計及詳細設計文檔
4.承擔新產(chǎn)品項目開發(fā)
任職要求：
1.本科以上學歷，5年以上工作經(jīng)驗，工程及電子類相關(guān)專業(yè)
2.精通 Verilog 語言、FPGA開發(fā)編程，熟練使用FPGA開發(fā)工具
3.對數(shù)字信號處理算法理論和信噪比等知識運用有很深的理解
4.熟練圖像算法及圖型成像后處理
5.良好的語言和書面表達能力，有一定的項目管理經(jīng)驗
注：聯(lián)系我時，請說是在江蘇人才網(wǎng)上看到的。
工作地點
地址：深圳龍崗區(qū)深圳-龍崗區(qū)深南電路股份有限公司
??
點擊查看地圖
詳細位置，可以參考上方地址信息
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務必提高警惕。
